This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09154016 A

(43) Date of publication of application: 10.06.97

(51) int. Ci

H04N 1/401

(21) Application number: 07312873

(22) Date of filing: 30.11.95

(71) Applicant:

NEC ENG LTD

(72) Inventor:

KAZAMA ATSUSHI

(54) SHADING CORRECTION DEVICE


(57) Abstract:

PROBLEM TO BE SOLVED: To adjust the lightness of the entire images by linearly transforming white side reference signals which are the reference input of an A/D converter.

SOLUTION: In this shading correction device for digitally converting white level information with prescribed reference level information as a reference, correcting the output by a black side adjustment value, generating white side reference information and digitally converting read image information with the information as the reference, a multiplier 11 is provided between a memory 6 and a D/A converter 7, the output of the memory 6 is applied to one of the input of the multiplier 11 and a white side adjustment value C2 generated from a CPU 10 is applied to the other input. Then, for the purpose of finely adjusting the white side of image signals, a reference white plate is read and signals for which the average of several lines is obtained and the fine adjustment value C2 of a white side are multiplied. Thus, the white side reference signals to be inputted to the reference level terminal

VR of the A/D converter 2 are linearly transformed and the lightness of the entire images is adjusted as a result.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平9-154016

(43)公開日 平成9年(1997)6月10日

(51) Int.Cl.⁶

觀別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 1/401

H 0 4 N 1/40

101A

審査請求 未請求 請求項の数3 OL (全 5 頁)

(21)出願番号

特願平7-312873

(22)出願日

平成7年(1995)11月30日

(71)出願人 000232047

日本電気エンジニアリング株式会社

東京都港区芝浦三丁目18番21号

(72)発明者 風間 篤

東京都港区芝浦三丁目18番21号 日本電気

エンジニアリング株式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 シェーディング補正装置

(57)【要約】

【課題】 シェーディング補正装置において、画像信号 の黒側微調整のみならず白側微調整をも行って、読取り 画像全体の明るさを調整可能とする。

【解決手段】 入力画像信号PIのディジタル化に際し てのA/D変換器2の白側基準レベルVR として、白基 準プレート情報 PW により得られた平均レベル VREF に 対して、乗算器11にて白側調整値C2を乗算したもの を用いる。これにより、白側調整が線形的に可能とな る。



【特許請求の範囲】

【請求項1】 基準となる白レベル情報を、所定基準レベル情報を基準としてディジタル変換し、このディジタル出力を黒側調整値により補正して白側基準情報を生成し、この生成された白側基準情報を基準として読取り画像情報をディジタル変換するようにしたシェーディグ補正装置であって、前記白側基準情報に対して所定の白側調整値を乗算する乗算手段を有し、この乗算出力を前記読取り画像情報のディジタル変換の際の基準情報としたことを特徴とするシェーディング補正装置。

【請求項2】 前記ディジタル変換をなすA/D変換手段と、このディジタル出力と前記黒側調整値との減算をなす減算手段と、この減算出力の複数ラインに相当する情報の平均値を算出して前記白側基準情報とする平均値手段とを有し、この平均値を前記乗算手段の一入力とすることを特徴とする請求項1記載のシェーディング補正装置。

【請求項3】 前記乗算手段は、前記白側基準情報の種々の各値に対応して前記黒側調整値と対応白側基準情報の値との乗算結果を予め格納した格納手段を有し、前記 20 白側基準情報をアドレス入力としてその格納内容を乗算出力としたことを特徴とする請求項1または2記載のシェーディング補正装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はシェーディング補正 装置に関し、特に撮像素子から得られる画像情報に対し てシェーディング補正処理をなすシェーディング補正装 置に関するものである。

[0002]

【従来の技術】新聞広告や白黒写真等を光学的に読取り、これを電気信号に変換してホストコンピュータへ供給するいわゆるスキャナ装置においては、原稿を忠実に読取る機能に加えて、暗い原稿やピントボケの写真等も高品質に仕上げなければならないために、電気的に補正処理を行う必要があり、シェーディング機能が付加されている。

【0003】図4はシェーディング機能のブロック図であり、入力画像信号PIと前処理用の基準白プレート情報PWとは2入力セレクタ1にて択一的に導出され、A/D変換器2のアナログ入力VIとなる。このA/D変換器2は基準入力VRへ入力されている基準レベル信号VRを基準としてアナログ入力VIのディジタル変換を行う

【0004】このディジタル出力V0は減算器3の一入力となり、その他入力である黒側調整値(黒側ドリフト成分)C1と減算される。この減算出力はセレクタ4により出力画像信号かまたは平均値回路5へ入力される。

【0005】平均値回路5では、入力画像の数ラインに 相当するディジタル信号V0の平均値を算出してメモリ 6へ一時記憶する。このメモリ6の出力である平均値は D/A変換器7にてアナログに変換され、ローパスフィルタ(LPF)8を介してセレクタ9の他入力となって いる。

【0006】CPU10はセレクタ1,4,9の各選択信号S1,S2,S3を夫々生成すると共に、黒側調整値C1をも生成するものである。

【0007】かかる構成において、先ず原稿を読取る前に、A/D変換器2の基準レベルVRを決定するための10 前処理が行われる。この場合、CPU10により、セレクタ1は基準白プレート情報PWを選択し、セレクタ4は減算器3の出力を平均値回路5へ供給する様動作し、またセレクタ9は基準レベルVPを選択する様になる。【0008】この状態において、基準白プレート情報PWは基準レベルVPを基準としてA/D変換器2にでディジタル化され、その出力V0はCPU10から出力されている黒側調整値C1と減算され黒ドリフト成分の補正がなされる。この補正出力は平均値回路5へ入力され、複数ラインの平均値が算出されメモリ6へ記憶され

【0009】次に、原稿を読取るのであるが、この時には、セレクタ1は入力画像信号PIを選択し、セレクタ4は減算器3の出力を出力画像信号として導出する様動作し、またセレクタ9はLPF8の出力を選択する様、CPU10により制御されることになる。

【0010】従って、読取り原稿の画像入力信号PIは、A/D変換器2において、メモリ6に記憶されている、前処理時に算出された基準白プレート情報の黒側補正後の平均値を基準としてディジタル化されることになり、結果としてシェーディング補正されたディジタル画像信号が得られるようになる。

[0011]

30

【発明が解決しようとする課題】従来の図4に示したシェーディング補正装置においては、画像信号の黒側補正 (微調整)を行ってはいるが、白側については何等微調整を行っていない。従って、読取り画像全体の明るさを 調整できないという欠点がある。

【0012】本発明の目的は、画像信号の黒側補正のみならず白側補正を行うようにして、読取り画像の全体の明るさを調整可能としたシェーディング補正装置を提供することである。

[0013]

【課題を解決するための手段】本発明によれば、基準となる白レベル情報を、所定基準レベル情報を基準としてディジタル変換し、このディジタル出力を黒側調整値により補正して白側基準情報を生成し、この生成された白側基準情報を基準として読取り画像情報をディジタル変換するようにしたシェーディグ補正装置であって、前記白側基準情報に対して所定の白側調整値を乗算する乗算50 手段を有し、この乗算出力を前記読取り画像情報のディ

3

ジタル変換の際の基準情報としたことを特徴とするシェ ーディング補正装置が得られる。

[0014]

【発明の実施の形態】本発明の作用を述べる。本発明では、画像信号の白側を微調整する目的で基準白プレートを読取り、数ライン分の平均をとった信号と白側の微調整値C2との乗算を行う。微調整を乗算とすることでA/D変換器の基準レベル端子に入力する白側基準信号を線形に変換することになり、結果的に画像全体の明るさを調整することに相当する。

【0015】以下、本発明について図面を用いて説明する。

【0016】図1は本発明の実施例のブロック図であり、図4と同等部分は同一符号により示されている。図1において、図4と異なる部分についてのみ述べると、メモリ6とD/A変換器7との間に乗算器11を設け、この乗算器11の一入力にメモリ6の出力を印加し、その他入力にCPU10から生成される白側調整値C2を印加するものである。

【0017】他の構成については図4の従来例のそれと 20 同等であるのでその説明は省略する。

【0018】図1において、前処理段階で得られた白基準プレート入力PWを用いた、A/D変換器2における基準レベルVRを生成する場合、メモリ6に記憶されている数ライン分の平均値をVREFとし、乗算器11による基準出力をVREFとして説明する。

【0019】一般に、nビットのA/D変換器2の出力 V0 は、入力電圧VI と基準電圧VR とを用いると、 V0 = 2 n × VI / VR \cdots (1)

と表される。 (1) 式からも判る様に、V0 はVI /V 30 R に比例しており、本発明ではこの原理を用いている。

【0020】すなわち、原稿読取り時に、A/D変換器2の基準入力VRに入力される白側基準信号VRを微調整する場合には、線形に調整することが必要になる。図2は白側基準信号が白側調整値C2で変換される概念を示したものである。

【0021】図2を参照すると、メモリ6より読出された VREF 上の任意の点を t 0とすると、例えば VREF = V (t 0) にC2を加算した場合には、 VREF の変化に注目すると、

VREF $^{\prime}$ $^{\prime}$

【0022】しかしながら、図1の如く乗算器11を用いると

 $VREF / VREF = \{V (t 0) \times C 2\} / V (t 0)$ = C 2

となり、VREF ´はVREF を線形変換したことになる (図2 (b) 参照)。

【0023】このとき、A/D変換器2の出力をV0 ′とすると、

 $V0 = 2^n \times VI / (VR \times C2)$

 $= (1/C2) \times V0$

となり、最終的にV0 $\hat{}$ は白側調整値C2に反比例することになる。

【0024】従って、0<C2<1に設定しておけば、 10 V0 > V0 となり、A/D変換器2の出力画像が引き 伸ばされたことになって、画像が全体的に明るくなるの である。

【0025】乗算器11の例としては、図3の構成のものを用いることもできる。すなわち、SRAM(スタティックRAM)14を用いたLUT(ルックアップテーブル)構成とすることができる。例えば、0≦VREF≦1023である様なフェージング補正装置であるとすると、先ず、CPU12からアドレスADRとして0~1023番地に、予め補正値C2と乗算した結果をバッファ16を介してSRAM14内に書込んでおく。

【0026】実際に乗算器として使用する場合には、セレクタ13にて入力VREFを選択してSRAM14のアドレスADRとすることで、SRAM14から所望の乗算結果がバッファ15を介して出力されることになる。

[0027]

【発明の効果】叙上の如く、本発明によれば、A/D変換器の基準入力である白側基準信号を線形変換することで、画像全体の明るさを調整することができるという効果がある。

30 【図面の簡単な説明】

【図1】本発明の実施例のブロック図である。


【図2】白側基準信号が白側調整値C2で変換される概念図である。


【図3】乗算器の例を示す図である。

【図4】従来のフェージング補正装置の例を示す図であ ス

【符号の説明】

- 1, 4, 9 セレクタ
- 2 A/D変換器
- 40 3 減算器
 - 5 平均値回路
 - 6 メモリ
 - 7 D/A変換器
 - 8 LPF
 - 10 CPU





【図4】

